PATENT ABSTRACTS OF JAPAN

(11) Publication number:

05-259289

(43) Date of publication of application: 08.10.1993

(51)Int.CI.

H01L 21/82 G11C 11/407 G11C 11/401 H01L 27/04 H01L 27/108 H02M 3/07

(21)Application number: 04-054970

(71)Applicant: FUJITSU LTD

(22)Date of filing:

13.03.1992


(72)Inventor: KANAZAWA KENICHI

(54) SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To alleviate workings in the design and process steps in accordance with a change of power supply voltage in a semiconductor device comprising MOS transistors.

CONSTITUTION: A semiconductor device comprises a structure where a plurality wiring bonding pads 2, 3, 5, 6, 7, 8 allowing impression of different voltages are connected in parallel to an input terminal or output terminal, step-down circuits 9, 10 having different step-down capability are formed between at least a part of the wire bonding pads 2, 3, 5 in the input terminal side and an internal circuit 1, and voltage boosting circuits 11, 12 having different voltage boosting capability are provided between at least a part of the wire bonding pads 6, 7, 8 in the output terminal side and the internal circuit 1.



LEGAL STATUS

[Date of request for examination]

12.10.1998

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 2966183

[Date of registration] 13.08.1999

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平5-259289

(43)公開日 平成5年(1993)10月8日

(51)Int.Cl.*

識別記号 庁内整理番号 FΙ

技術表示箇所

H01L 21/82 G11C 11/407 11/401

9169-4M

HOIL 21/82

6628-5L

G 1 1 C 11/34

354 F 審査請求 未請求 請求項の数2(全 10 頁) 最終頁に続く

(21)出顧番号

(22)出願日

特顯平4-54970

平成4年(1992)3月13日

(71)出願人 000005223

富士通株式会社

神奈川県川崎市中原区上小田中1015番地

(72)発明者 金沢 賢一

神奈川県川崎市中原区上小田中1015番地

富士通株式会补内

(74)代理人 弁理士 岡本 啓三


(54) 【発明の名称 】 半導体装置

(57)【要約】

【目的】本発明は、MOSトランジスタを有する半導体 装置に関し、電源電圧の変化にも対応でき、設計・プロ セスの作業を軽減することを目的とする。

【構成】入力端子又は出力端子に、印加電圧が異なるワ イヤポンディングパッド2.3.5.6.7.8 が複数並列に接続 され、前記入力端子側の前記ワイヤボンディングパッド 2,3.5 の各々の少なくとも一部と内部回路1との間には 降圧能力の異なる降圧回路9,10が形成されるとともに、 前記出力端子側の前記ワイヤボンディングパッド6.7.8 の各々の少なくとも一部と内部回路1との間には昇圧能 力の異なる昇圧回路11,12 が設けられていることを含み 構成する。

本発明の一実施例を示す回路構成図



【特許請求の範囲】

【請求項1】入力端子又は出力端子に、印加電圧が異なるワイヤボンディングバッド (2,3,5,6,7,8)が複数並列に接続され、

1

前記入力端子側の前記ワイヤボンディングパッド(2.3.5) の各々の少なくとも一部と内部回路(1)との間には降圧能力の異なる降圧回路(9,10)が形成されるとともに、

前記出力端子側の前記ワイヤボンディングバッド(6,7,8) の各々の少なくとも一部と内部回路(1)との間には昇圧能力の異なる昇圧回路(11,12)が設けられていることを特徴とする半導体装置。

【請求項2】前記降圧回路(9,10)又は前記昇圧回路(11,12)がMOSトランジスタにより形成されるとともに、該MOSトランジスタのゲート絶縁膜は、前記内部回路(1)におけるMOSトランジスタのゲート絶縁膜よりも厚く形成されていることを特徴とする請求項1記載の半導体装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体装置に関し、より詳しくは、MOSトランジスタを有する半導体装置に関する。

[0002]

【従来の技術】半導体装置は、市場からの大容量・高速化・低消費電力等が要求されている。テクノロジードライバーとなっているDRAMを例にとると、16Mbitから64Mbitという大容量へ開発が進行中である。この64Mbitにおける技術動向は、電源電圧が3.3Vになるという見方が一般的であり、この電源電圧3.3Vは5Vと比較して高速化・低消費電力化等に有利である。

【0003】ところが、電源電圧の切換えの時期は明確でないのが現状で、開発側としてはその流れに注意を払わなければならない。これは5Vから3.3Vへの変化というだけではなく、今後もその大きさを変えることは起こりうることである。

【0004】例えばDRAMにおいては転送トランジスタに電源電圧が印加されるために、その電圧に耐えられるゲート絶縁膜の厚さが必要となる。つまり、電源電圧 40が大きくなるほどゲート絶縁膜を厚くしなければならない。

【0005】また、トランジスタにかかる電圧が違ってくると、それに合わせてトランジスタのディメンジョンひいては設計ルールを決定する必要があり、これは当然チップサイズにも影響がでてくる。

[0006]

【発明が解決しようとする課題】しかし、開発時に5 V と3.3 Vの両電源に対応させるためには、例えば図6 (a) (b) に示すような2通りのデバイスD1, D2 の開発

2

を並行に進めなければならない、といった膨大に手間の かかる設計作業・プロセス作業を強いられるといった問 題が生じる。

【0007】本発明はこのような問題に鑑みてなされた ものであって、電源電圧の変化にも対応でき、しかも、 設計・プロセスの作業を軽減できる半導体装置を提供す ることを目的とする。

[0008]

【課題を解決するための手段】上記した課題は、図1に 例示するように、入力端子又は出力端子に、印加電圧が 異なるワイヤボンディングパッド2,3,5,6,7,8 が複数並 列に接続され、前記入力端子側の前記ワイヤボンディン グパッド2,3,5 の各々の少なくとも一部と内部回路1と の間には降圧能力の異なる降圧回路9,10が形成されると ともに、前記出力端子側の前記ワイヤボンディングパッド6,7,8 の各々の少なくとも一部と内部回路1との間に は昇圧能力の異なる昇圧回路11,12 が設けられていることを特徴とする半導体装置によって達成する。

【0009】または、図4.5に例示するように、前記降圧回路9,10又は前記昇圧回路11.12がMOSトランジスタにより形成されるとともに、該MOSトランジスタのゲート絶縁膜は、前記内部回路1におけるMOSトランジスタのゲート絶縁膜よりも厚く形成されていることを特徴とする半導体装置により達成する。

[0010]

【作 用】本発明によれば、印加電圧の異なる入力パッド2,3.5 と出力パッド6,7,8 を複数並列に形成するとともに、少なくとも一部の入力バッド3,5 と内部回路1の間に降圧回路9,10を設けまた、少なくとも一部の出力パッド3,5 と内部回路6,7,8の間に昇圧回路11,12 を形成するようにしている。

【0011】このため、外部の電源電圧に応じた入力パッド2,3,5、出力パッド6,7,8を選択してワイヤポンディングを行えば、電源電圧の変化にも対応でき、しかも、設計・プロセスの作業も軽減される。

【0012】例えば、図1に示すように、仮に、内部回路1のトランジスタが1.5 Vで動作し、しかも使用電源電圧のバリエーションが5 V、3.3 V、1.5 Vとなっている場合、5 V入出力電源電圧用パッド5,8には1.5 Vまで降圧及び昇圧できる回路10,12を形成し、3 V入出力電源電圧用パッド3,7にも1.5 Vまで降圧及び昇圧できる回路11,12が設けられている。

【0013】なお、1.5 V入出力電源電圧用パッド2,6には、降圧及び昇圧回路は設けられていない。内部トランジスタが1.5 Vで動作するからである。この構成によれば、5 Vと3 V電源で用いる降圧、昇圧回路9~12において、各々の電源電圧がかかるMOSトランジスタのゲート絶縁膜の膜厚は5 Vの電源電圧に耐え得るような膜厚に設定する。

0 【0014】このように、半導体装置を作成しておけ

3

ば、ボンディングオプションにて3種の電源電圧のどれ にでも対応が可能になる。しかも、使用する電源電圧の 選択肢が2種以上存在する場合、プロセス設計と回路設 計は一番低い電源電圧の使用のみを考えて設計すればよ く、開発のスループットが向上する。

[0015]

【実施例】そこで、以下に本発明の実施例を図面に基づ いて説明する。図1~5は、本発明の一実施例を示す回 路構成図である。

【0016】図1において符号1は、例えばDRAMを 10 構成するメイン内部回路で、このメイン内部回路1は、 電圧1.5 Vに対応させた構造の素子を有し、例えばDR AMセルの転送トランジスタのゲート絶縁膜が閾値電圧 1.5 Vで動作するような膜厚となっている。そして、メ イン内部回路1の入力側にある電源配線端や各信号配線 端には、それぞれ1.5 V用パッド2と、3.3 V用パッ ド3と、5 V用パッド5が分岐して接続され、これらの パッド2.3.5を介して外部から電源、信号を入力す るように構成されている。

【0017】一方、メイン内部回路1の出力側の各信号 配線端には、それぞれ1.5 V用パッド6と、3.3 V用 パッド7と、5 V用パッド8が分岐して接続され、これ らのパッド6~8を介して信号を外部に出力するように 構成されている。

【0018】なお、図においては、1組のパッド2, 3. 5を代表して描いているのであって、各配線端にも 同様なパッドが形成される。また、上記した入力観の 3.3 V用パッド3とメイン内部回路1の間には3.3 V用内部降圧回路9が形成され、また、5V用パッド5 とメイン内部回路1の間には5V用内部降圧回路10が 30 設けられている。一方、出力側の3.3V用パッド7と メイン内部回路1との間には3.3V用内部昇圧回路1 1が形成され、また、5V用パッド8とメイン内部回路 1の間には5V用内部昇圧回路12が設けられている。

【0019】次に、上記した降圧回路の一例を図2に基 づいて説明する。図2(a) において、3. 3V用内部降 圧回路9は、例えば閾値電圧1.8 VのNMOSトランジ スタのドレインとゲートを短絡した素子9aからなり、 この素子9 a により電圧を1.8 V低下させて、1.5 Vの 電源或いは信号をメイン内部回路1に入力させるもので 40 ある。

【0020】また、5V用内部降圧回路10は、例えば 閾値電圧1.75 VのNMOSトランジスタのドレインと ゲートを短絡した案子10a.10bを2個直列に接続 し、各素子10a, 10bにより電圧を1. 75 Vずつ 低下させ、これらにより1.5 Vの電源或いは信号をメイ ン内部回路1に入力するものである。

【0021】ところで、降圧回路9、10をシリコン基 板に形成した場合の平面は例えば図2(b) に示すように なり、シリコン基板20では表面が絶縁膜21に囲まれ 50 を印加して、後段パッファ32b の出力の高レベル電圧が

た複数の活性領域X1. X2. X3にはゲート電極g1. g2. g3が形 成され、それらの両側にはソース層s1,s2,s3、ドレイン 層d1,d2,d3が形成され、これらによりMOSトランジス タT1. T2. T3が構成される。

【0022】そして、ゲート電極g1,g2,g3とこれに隣接 する各ソース層s1, s2, s3は、MOSトランジスタを覆う 層間絶緑膜(不図示)に形成されたコンタクトホールCH 1~CH9 を通して配線L11.L12.L21 により短絡され、こ れにより素子9 a. 10 a. 10 bが構成される。

【0023】また、5V用内部降圧回路10では、配線 L12 を介して 2 個の 素子 1 0 a , 1 0 b が接続され、し かも、配線L10,L11 を介してメイン内部回路 1 と 5 V 用 パッド5に接続されている。さらに、3.3V用内部降 圧回路 9 を構成する素子 9 a は、配線L20, L21 により 3. 3 V用パッド3とメイン内部回路1に接続されてい

【0024】なお、1.5 V用パッド2とメイン内部回路 1の間には降圧回路は存在せず、1.5 V用パッド2とメ イン内部回路lは配線Loにより直に接続されている。次 に、降圧回路11,12の一例を図3に基づいて説明す

【0025】昇圧回路は、図3(a) に例示するように、 デプレッション型の負荷NMOSトランジスタtil.t 12(t13, t14)のゲートとソースとを短絡し、そのソース にエンハンスメント型の駆動NMOSトランジスタt21. t22(t23, t24)のドレインを接続してなるパッファ31a, 31 b(32a,32b)を2段接続して構成されている。この場合、 駆動NMOSトランジスタt21, t22(t23, t24)のゲートを 入力端、そのドレインを出力端とする。

【0026】そして、負荷NMOSトランジスタtii,t 12(t13, t14)のソースには入力側に接続される電源電圧 (3.3 V或いは 5 V) が印加され、また、駆動 N M O Sトランジスタt21, t22(t23, t24)のソースにはそれより も低い接地電圧が印加される。

【0027】上記した3.3V用内部昇圧回路11にお いては、前段のパッファ31a の駆動NMOSトランジス タt21 の閾値電圧が1.5 Vであって、その入力端がメイ ン内部回路 1 に接続され、また、後段バッファ31b の駆 動NMOSトランジスタt22の閾値電圧が3Vであっ 🗀 て、その出力端は3、3 V用パッド7に接続される。

【0028】これによれば、前段のバッファ3la に電圧 1.5 Vが入力すると、後段のバッファ31b のNMOSト ランジスタt22 がOFFしてその出力の高レベル電圧は 3. 3 Vとなり、3. 3 V用出力パッド7に出力される ことになる。

【0029】他方、5 V用内部昇圧回路12は、3、3 V用内部昇圧回路 1 1 と同様にバッファ32a, 32bを 2 段 接続して構成されるもので、各パッファ32a, 32bの負荷 NMOSトランジスタtia. ti4のドレインに5Vの電圧

5

5 Vとなるように構成されている。

【0030】次に、上記した実施例の作用について説明する。上記した実施例において、メイン内部回路1の入出力端には、印加電圧の異なる複数のパッド2~8を並列に接続しているが、アセンブリ工程におけるワイヤボンディングの際には、入力電圧、出力電圧に対応したパッド2~8にボンディングを行えばよい。

【0031】この場合、1.5 V以外の入出力側のパッド3,5、7,8 とメイン内部回路1の間には降圧回路9,10、昇圧回路11,12を介在させているので、電源電圧が変更される毎にメイン内部回路1を変える必要はなくなり、設計変更が不要となる。

【0032】ところで、降圧回路9,10、昇圧回路11,12の中のMOSトランジスタの閾値は、メイン内部回路内のMOSトランジスタの閾値と相違するものが多く、ゲート絶縁膜を厚くしたり薄くしたりする必要が生じる。例えば、5V用内部降圧回路10や5V用内部昇圧回路12では、5V動作に対応したゲート絶縁膜の膜厚とする。

【0033】そこで次に、ゲート絶縁膜の膜厚が異なる複数のMOSトランジスタの形成工程を説明する。まず、図4(a)に示すように、p型シリコン基板20の表面を選択酸化法により酸化してSiO2よりなる絶縁膜21を約500人の厚さに形成し、これにより複数の活性領域X1、Xnを囲む。ここで、第1の活性領域X1には上記した5V用内部昇圧回路10のNMOSトランジスタT1を形成し、その閾値を1.75Vとする一方、メイン内部回路1のNMOSトランジスタ(不図示)の閾値を1.5Vとしてこれを第2の活性領域Xnに形成する。

【0034】次に、図4(b) に示すように、シリコン基 30 板20の活性領域X1、Xnを熱酸化してその表面に膜厚5 0 A程度のSiO2膜22を形成した後に、硼素をイオン注入し、閾値電圧調整を行う。

【0035】この後に、図4(c) に示すように、少なくとも第1の活性領域X1をレジストマスク23によって覆い、第2の活性領域Xnの表面のSiO2膜22を弗酸により除去する。

【0036】ついで、レジストマスク23を除去した後に、再び活性領域X1、Xnを熱酸化することにより、図4(d)に示すように、レジストマスク23により覆われて 40いた第1の活性領域X1の表面のSiO2膜22を150点の厚さに増加するとともに、第2の活性領域Xnの表面に膜厚100点のSiO2膜24を形成する。

【0037】次に、全体に膜厚1000A程度の多結晶シリコン膜を形成し、これをフォトリングラフィー法によりパターニングし、活性領域X1、Xnの中央を通るゲート電極g1,gnをマスクにしてシリコン基板20にドーズ量1×10¹⁵atom/cm²の条件で砒素をイオン注入してその両側にn型のソース層s1,snとドレイン層d1,dnを形成する(図4

6

(e))。

【0038】つづいて、全体にPSG, Si02等の層間絶縁膜25をCVD法により形成した後に(図5(f))、、第1の活性領域Xiのゲート電極gi、ソース層si、ドレイン層diの上にコンタクトホールCHi ~CHi を形成するともに、第二の活性領域Xnのドレイン層dnの上にコンタクトホールCHi を形成する。

【0039】次に、アルミニウム膜を形成し、これをフォトリングラフィー法によりパターニングして配線を形成し、図2(b) に示すような配線し11. L12を形成し、これにより降圧回路10を形成するとともに、メイン内部回路1内の配線を行い(図5(g))、その上をPSG/SiNよりなるカバー膜26で覆う(図5(h))。

【0040】この後に、アセンプリ工程に進むが、この工程では、電源電圧に対応したパッド2~8にワイヤをボンディングすればよい。なお、上記した実施例では、メイン内部回路1内のMOSトランジスタの閾値電圧を1.5 Vとして説明したが、それ以下であってもよく、少なくとも使用電源電圧の種類の中で最も低い電圧にしてもゲート絶縁膜の耐圧が保証される以上の膜厚としてもよい。

【0041】この場合には、降圧後の電圧をその最も低い電圧となり、また、昇圧回路の降圧前の電圧をその電圧とすることになる。

[0042]

【発明の効果】以上述べたように本発明によれば、印加 電圧の異なる入力パッドと出力パッドを複数並列に形成 するとともに、少なくとも一部の入力バッドと内部回路 の間に降圧回路を設けまた、少なくとも一部の出力パッ ドと内部回路の間に昇圧回路を形成するようにしたの で、外部の電源電圧に応じた入力パッド、出力パッドを 選択してワイヤボンディングを行えば、電源電圧の変化 にも対応でき、しかも、設計・プロセスの作業を軽減す ることができる。

【図面の簡単な説明】

【図1】 本発明の一実施例を示す回路構成図である。

【図2】本発明の一実施例装置における昇圧回路の一例 を示す回路図、平面図である。

【図3】本発明の一実施例装置における降圧回路の一例 を示す回路図である。

【図4】本発明の一実施例装置におけるMOSFETの 形成工程を示す断面図(その1)である。

【図5】本発明の一実施例装置におけるMOSFETの 形成工程を示す断面図(その2)である。

【図6】従来装置の一例を示す構成図である。

【符号の説明】

1 メイン内部回路

2 1.5用パッド

3 3 V用パッド

50 5 5 V用パッド


 6
 1.5用パッド
 *10
 5 V用内部降圧回路

 7
 3 V用パッド
 11
 3.3 V用内部昇圧

3 V用パッド1 1 3.3 V用内部昇圧回路5 V用パッド1 2 5 V用内部昇圧回路


9 3.3 V用内部降圧回路

本発明の一実施例を示す凹路構成図




【図2】

本発明の一実施例装置における昇圧回路の一例を示す 回路 凶,平面図




【图 3】

本発明の一実施例装置における降圧回路の 一例を示す回路図




【図4】

本発明の一実施例装置における MOSFET の形成工程を示す断面図(その1)




[図5]

本発明の一実施例装置における MOSFET の形成工程を示す断面図(その2)



(図6) 従来装置の一例を示す構成図



フロントページの続き			
(51) Int. Cl. 5	識別記号 庁内整理番号	F I	技術表示箇所
H 0 1 L 27/04	G 8427-4M		
27/108			
H 0 2 M 3/07	8726-5H		
	6628-5 L	G 1 1 C 11/34	371 K
	8728 — AM	HOLE 27/10	325 V